经过 东京工业大学
据东京工业大学和国立信息通信技术研究所的研究人员报道，具有 56 GHz 信号链带宽的新型 D 波段 CMOS 收发器芯片组可实现集成电路实现的无线设备 640 Gbps 的最高传输速度。所提出的芯片组对于下一代无线系统非常有前景。
为了实现更快的速度并处理不断增加的数据流量，无线系统正在更高的毫米波频段中运行。当前的高频段 5G 系统提供高达 10 Gbps 的速度，并在 24-47 GHz 之间的频段运行。下一代移动通信系统正在探索更高的频段。
在此频谱中，覆盖 110 至 170 GHz 频率的 D 频段预计将在下一代无线系统的开发中发挥至关重要的作用。虽然高频可提供更快的数据速度，但它们很容易受到衰减。因此，为了广泛采用下一代无线系统，能够保持信号强度的经济高效的发射器和接收器至关重要。
最近，东京工业大学的 Kenichi Okada 教授及其团队与日本国家信息通信技术研究所 (NICT) 合作，开发了一种用于 D 频段的新型收发器芯片组。该芯片组采用广泛使用的 65 纳米硅互补金属氧化物半导体 (CMOS) 工艺制造，使其适合大规模生产，具有成本效益。
研究结果将于 6 月 16 日至 20 日在美国檀香山举行的 2024 年 IEEE 超大规模集成电路技术与电路研讨会上公布。
冈田表示：“值得注意的是，全球最高的 640 Gbps 无线传输速率是利用低成本 CMOS 技术实现的。”
这项工作提出了一种覆盖 56 GHz 信号链带宽的 D 频段 (114–170 GHz) CMOS 收发器芯片组。该收发器的发射器集成电路 (IC) 芯片尺寸为 1.87 mm x 3.30 mm，接收器 IC 芯片尺寸为 1.65 mm x 2.60 mm，所使用的组件旨在在宽频谱范围内保持信号速度和质量。
其中包括用于将信号提升到合适水平的功率放大器、用于增强信号强度同时最大限度地降低噪声的低噪声放大器、用于将信号调整到所需频率范围的变频器（混频器）、用于线性度的分布式放大器以及用于使频率四倍化的倍频器。
为了评估无线传输能力，研究人员将芯片组安装在 PCB 上，并将其连接到增益为 25 dBi 的外部天线。信号从通常用于 PCB 的传输线格式转换为用于无线应用中高频信号传输的波导格式，转换损耗保持在 4 dB。
更多信息： 演示：640 Gb/s 4×4-MIMO D 频段 CMOS 收发器芯片组
由...提供 东京工业大学
